パワーデバイス概要

同じ数kWのコンバータでも、選択するバス電圧、スイッチング周波数、冷却条件によって適切なデバイスが異なる可能性があります。MOSFET、IGBT、SiC、GaNを「低価格帯から高価格帯」までのランキングとして並べることは、デバイス構造、材料、システムタスクを混同させることになります。このページでは、迅速な位置決め機能を維持しつつ、各デバイスのメカニズムと比較手法を提供します。

この表は候補への入口であり、特定の電圧や電力の数値だけで自動的に結論を出すものではありません。基礎的なメカニズムについては BJT、MOSFET および ダイオード を参照してください。

構造、材料、パッケージを明確に区別する

MOSFET、IGBT、JFET、HEMT、サイリスタはデバイスの構造または動作メカニズムを記述する用語であり、Si、SiC、GaN は材料です。ディスクリート素子、モジュール、統合ドライバパワーステージはまた異なる実装形式です。SiC MOSFET は材料と構造の両方の分類に属するため、「MOSFET」と排他的な選択肢として扱うことはできません。

ワイドバンドギャップ材料の高い臨界破壊電界などの特性により、同じ耐圧設計でも異なる厚さおよび不純物濃度のドリフト領域を使用でき、オン抵抗と容量のトレードオフが変化します。しかし、材料特性だけではパッケージの最大動作温度、ゲート電圧、またはシステム効率が直接決定されるわけではありません。結端処理、ゲート構造、パッケージ、信頼性定格などが結果の決定に関与します。

比較を行う前に、各スイッチが承受するバス電圧のサージ、電流のRMS値/ピーク値、コミューテーション方式、周波数、熱的境界条件、故障状態を明確に記述してください。「10 kW」という名目値だけでは、単一デバイスが承受する応力を算出するのに不十分です。

IGBT：伝導変調によってオン能力を獲得し、蓄積電荷を伴う

IGBT は絶縁ゲートによって導通を制御し、同時に双極性キャリアの注入を行います。注入されたキャリアはドリフト領域の伝導度を高め、特定の耐圧、電流、構造においてオン損失の低減に有利です。しかし、遮断時にはこれらのキャリアを排出または再結合させる必要があり、テール電流を形成する可能性があります。したがって、「MOSゲートとBJTの出力を組み合わせたもので、両者の利点を備える」という説明だけでは不十分です。

一般的なオンモデルでは、制限された電流温度範囲内で V_CE を V₀+rI として近似し、消費電力は対応する波形に対して平均化されます。データシートの V_CE(sat)、E_on、E_off は、電流、温度、ゲート抵抗、バス電圧、および併用ダイオードの条件に従って読み取る必要があります。スイッチング周波数は損失とシステムの制約によって損なわれ、すべてのIGBTが50 kHz未満でなければならないという統一された境界線は存在しません。

通常のIGBTは、MOSFETと同様の逆方向チャネルまたはボディダイオードの能力を備えていると見なすべきではありません。逆方向電流パスは通常、併用される逆並列ダイオードによって担われます。逆方向導通型などの特殊構造については別途判断する必要があります。関連するパラメータと損失分析は、メーカーの IGBT 技術資料エントリ からシリーズ別に参照できます。

電圧によるカテゴリ選定ではなく、損失の比較

2つの架空の候補が電圧などの前提条件を満たしていると仮定します。オン期間中の電流が 40 A、デューティ比が 0.5 の場合。候補 A の熱状態での等価抵抗は 80 mΩ です。候補 B は、その温度範囲で V_CE = 1.5 V + 15 mΩ×I と近似できます。したがって、A の全サイクルのオン損失は 0.5×40²×0.08 = 64 W、B は 0.5×40×2.1 = 42 W となります。

さらに、同じコミューテーション条件下で1回のターンオンとターンオフのエネルギーが、A で 0.1 mJ、B で 0.5 mJ であり、比較対象の周波数帯域でほぼ一定であると仮定します。

順位が反転する理由は、B のオンによる優位性が 22 W で一定であるのに対し、周期あたりのスイッチング損失が 0.4 mJ 多く、周波数の増加に伴って累積するためです。交点は 22/0.0004 = 55 kHz です。実際の比較では、動作点に応じてエネルギー曲線を参照し、ダイオード回復分がすでに含まれている E_on を重複して加算しないように注意してください。また、ドライバ、デッドタイム、磁気素子、冷却損失はこの簡略化された合計には含まれていません。

低損失の候補は周波数で変わる？

40 A では交点は 55 kHz。電流を下げると交点が正の範囲から外れ、低周波で常に B が有利とはいえない。指定モデルの比較で、熱・駆動・磁性・電流依存の開閉エネルギーを含むシステム効率ではない。

$$P=P_{cond}+E_{cycle}f$$

JFET：接合部の空乏層によってチャネルを制御する

一般的なNチャネルJFETは、V_GS = 0 で導通状態となります。ゲート接合の逆バイアスが増加すると空乏層が拡張され、有効なチャネルが狭くなります。これは絶縁ゲートではなくPN接合によってチャネルを制御するため、ゲート接合を適用可能な逆バイアス範囲に保つ必要があります。任意のゲート電圧が単なる漏れ電流であるわけではありません。

JFET は一部のフロントエンドで有利な入力電流およびノイズ特性を持ちますが、総ノイズはソースインピーダンス、帯域幅、デバイスの電圧/電流ノイズ、バイアスによっても影響を受けます。「酸化膜界面がない」からといって 1/f ノイズがない、またはすべてのBJT/MOSFET よりも静かであるとは限りません。材料と構造が異なるパワーJFET は、他のデバイスと組み合わせて使用される可能性があり、JFET を単に淘汰されたMOSFETの前身として理解すべきではありません。

SCR、TRIAC およびゲート遮断可能サイリスタ

SCR のラッチングは再生フィードバックによる

通常のSCRのPNPN構造は、相互に結合されたPNPとNPNの再生フィードバックによって理解することができます。ゲートトリガ後、メイン電流が十分なレベルに達すると、フィードバックによって導通が維持され、ゲート信号を除去しても、MOSFETでゲート電圧を除去した場合のように即座には遮断されません。

ラッチング電流 I_L は、トリガ終了時に自己保持を確立するために必要なメイン電流の条件を記述します。ホールディング電流 I_H は、すでに導通した後に維持するために必要な電流の条件を記述します。これらは同一のパラメータではありません。例えば、ある架空のSCRが I_L = 30 mA、I_H = 10 mA を要求する場合、トリガ期間中にメイン電流が 20 mA に達しただけでは、I_H を超えていても、ゲートを除去した後に正常にラッチされるとは限りません。ST：ラッチング電流

遮断するには、メイン電流を導通を維持できないレベルまで低下させるだけでなく、蓄積電荷の回復と電圧再承受に必要な時間を確保する必要があります。関連する t_q、dv/dt、および回路のコミューテーション条件を同時に確認する必要があります。交流電流の自然なゼロクロスはコミューテーションに有利ですが、誘導性負荷では電流のゼロクロスが電圧のゼロクロスに遅れる可能性があります。また、SCR が物理的に工周周波数にのみ使用できるわけではありません。Littelfuse：トリガ、ラッチ、ホールディング

TRIAC は双方向導通可能だが、2つの独立したSCRではない

TRIAC は2方向のメイン電流を制御できますが、端子は通常 MT1、MT2、G で表されます。逆並列SCRで類推すると外部機能の理解に役立ちますが、実際の構造、トリガ象限、コミューテーション能力は異なります。負荷が小さくて確実にラッチできず、誘導性負荷で再印加が速すぎると、動作が予期せぬ状態になる可能性があります。交流調光や速度制御では、負荷自体がその制御方式に適しているか確認する必要があります。

GTO、IGCT などは特定のゲート遮断能力を備えたサイリスタであり、「ゲートはオンしかできない」という通常のSCRの結論をそのまま適用することはできません。これらの遮断電流、ドライバ接続、低インダクタンスパッケージはシステム設計の一部であり、通常のSCRに負のパルスを与えるだけで同等の能力が得られるわけではありません。

保持電流を超えてもラッチできない理由は？

20 mA でトリガーを加えて除き、40 mA で再試行する。ラッチ後は 20 mA に下げても保持する。同じ電流で状態が異なるのはラッチの履歴があるため。IH 未満にしてから電流を増やしても自動再点弧しない。

SiC と GaN：材料の優位性を動作点に落とし込む

SiC MOSFET

SiC は、一部の高出力耐圧単極デバイスのドリフト領域のトレードオフを改善できますが、R_DS(on) は温度とゲート電圧によって変化し、スイッチング損失もゼロではありません。ゲート電圧、負電圧による遮断、短絡耐性、アバランシェ条件は、具体的な世代やシリーズに応じて確認する必要があり、1つのドライバ方式ですべてのSiCをカバーすることはできません。

「高温動作が可能」という点については、正規の寿命定格と短時間過負荷を明確に区別する必要があります。例えば、Infineon の CoolSiC G2 アプリケーションノートでは、200°C での使用は全寿命累計 100 時間の過負荷条件として制限されており、これをもって SiC が一般的に 200°C を超えて継続的に動作できると概括することはできません。Infineon：拡張結温条件

GaN HEMT

一般的なパワーGaN HEMTは、異方構造中の高移動度電子チャネルを利用します。実装には、エンハンスメントモード、カスケード構造、統合ドライバパワーステージなどが含まれます。ゲート定格と外部制御インターフェースは統一されていないため、「すべてのGaNゲートは±6 Vのみ」というのは有効な選定ルールではありません。

一般的な横向きGaN HEMTには、シリコンパワーMOSFETのようなボディPNダイオードはありませんが、逆方向導通やコンデンサの充放電は存在します。デッドタイム中の逆方向電圧降下、出力電荷、ダイナミックオン抵抗は損失に影響を与えるため、「ボディダイオードがない」からといって「逆方向電流がゼロ」または「コミューテーションに損失がない」と結論付けてはいけません。

統合ドライバを使用すると、外部供給電圧と内部ゲート電圧が異なる場合があります。例えば、TI の LMG3426R030 は 600 V GaN デバイスであり、ドライバを内蔵していますが、その外部ドライバ電源範囲は裸のゲート定格とは異なる概念です。入力インターフェースと保護機能を確認する際は、完全なデバイスとして使用してください。TI：統合ドライバGaNの例

周波数がさらに高くなるのに、なぜシステムが必ずしも小さく省エネになるとは限らないか

高いスイッチング周波数は、磁気素子やフィルタに必要なエネルギー貯蔵の規模を縮小する機会を提供しますが、磁心損失、巻線交流損失、ドライバ消費電力、スイッチング損失は変化します。エッジが速くなると、寄生ループ内のサージやコモンモード干渉が増加し、より良いパッケージ、レイアウト、絶縁ドライバ、フィルタを要求する可能性があります。

したがって、比較では出力指標と熱/EMI条件を固定し、各候補がそのドライバと受動ネットワークを最適化できるようにする必要があります。古い回路のトランジスタを単により高速な材料に置き換えるだけでは、最適な効率が保証されるわけでも、その材料のシステム能力を公平に代表するわけでもありません。

from math import isclose
current, duty = 40, .5
pa = duty*current**2*.08
pb = duty*current*(1.5+.015*current)
ea, eb = .1e-3, .5e-3
assert (pa, pb) == (64, 42)
cross = (pa-pb)/(eb-ea)
assert isclose(cross, 55000)
assert pa+ea*20000 > pb+eb*20000
assert pa+ea*100000 < pb+eb*100000
print(f"簡略化された候補A/Bの損失交点 {cross/1000:.1f} kHz；20/100 kHzでの順序反転が確認できた")

ここでは、固定された価格倍率やデバイス間の周波数上限については言及していません。これらは特定の型番と条件に取って代わるものではないからです。次の章 増幅回路の基礎 では、信号チェーンに戻り、動作点、利得、フィードバック、歪みの間の関係について議論します。