シリアルバスプロトコル

同じセンサーのレジスタを読み取る際、UARTではまずベンダーコマンドを送信する場合があり、I²Cではレジスタ位置を特定してから読み取り方向に切り替える必要があり、SPIではコマンド、アドレス、ダミークロックを連続して送信する可能性があります。プロトコル名は伝送ルールの一部しか示していません。実際にデータを読み取れるかどうかは、デバイスコマンドフォーマット、タイミング、電気的接続に依存します。本稿では1回の伝送を軸に3つのインターフェースを追跡し、有効スループットを計算します。

表には電源、リファレンスグランド、および追加の割り込み/フロー制御ピンは含まれていません。シリアル記述はビット単位で時間的に伝送されますが、すべてのインターフェースが1本のワイヤだけを使用するわけではありません。SPIには複数の異なる方向の信号があり、QSPIには複数のデータ線があり、高速シリアルでもマルチレーンを使用できます。パラレルインターフェースにも依然として用途があり、現代の高速インターフェースがすべてシリアルであるとは言えません。

UART：双方が各自で計時し、各スタートビットで再同期

一般的な非反相UARTでは、アイドル状態はHigh、スタートビットでLowに引き下げられ、その後合意されたボーレートでデータビットを送信します。8N1は、データビット8、パリティなし、ストップビット1を意味し、ストップビットはHighです。送信と受信は独立して動作できますが、単線または外部ハーフデュプレックストランシーバーを実装した場合、同時に送受信できない場合があります。

0xA5の2進表記はMSB順で10100101ですが、UARTは通常D0を先に送信するため、データビットの順序は1、0、1、0、0、1、0、1となります。ここではスタートビットとストップビットを含む完全な文字で、合計10ビットです。115200 bit/sで連続伝送する場合、理論上の有効データレートは115200/10=11520 byte/sです。100バイトには約8.681 msかかり、メッセージヘッダ、パリティ、バイト間隔、デバイス待機時間は含まれていません。

ボーレート誤差は累積するため、設定値が同じだけではありません

受信機はスタートビットを検出すると、ローカルクロックを使用して各ビットの中心を推定します。受信側と送信側のクロックに2%の差がある場合、スタートビットから約9.5ビット時間後に、理想的な累積オフセットは約0.19ビットになります。これに加えて、スタート検出誤差、ジッタ、エッジ歪みを考慮すると、許容窓はさらに狭まります。両端が115200に設定されていても、水晶発振器と分周結果が完全に一致する保証はありません。

許容誤差はデータ/パリティ長、オーバーサンプリング方式、および具体的な受信機によって異なり、すべてのUARTに適用できる固定の±2%として記述すべきではありません。両端のクロック精度、温度ドリフト、分周誤差を組み合わせ、対象ハードウェアの許容範囲表を参照すべきです。Microchip：非同期受信動作範囲

波形が正しくてもデータが欠落する可能性があります。受信FIFOが満杯でソフトウェア/DMAによる読み取りが追いつかないとオーバーランが発生します。ストップビットの位置が有効なHighレベルでない場合、フレーミングエラーが発生する可能性があります。パリティチェックは一部の誤りしか検出できず、メッセージCRCに代わるものではありません。UART自体には統一されたアプリケーションメッセージフォーマットがないため、明確な長さ、区切り、エスケープ、チェックサム、およびタイムアウトを採用できます。1回のreadが1つの完全なコマンドに対応すると仮定しないでください。

RTS/CTSはデバイス間のハードウェアフロー制御を提供できますが、送信停止前に回路上にある文字とFIFO容量を考慮する必要があります。TX FIFOが空だからといって、最後のストップビットがピンから完全に送信されたことを意味するわけではありません。送信機を無効化したり、RS-485 DEを解除したりする場合は、真の送信完了条件を使用する必要があります。UARTはRS-485などの電気層を介してマルチポイントシステムに参加できますが、「1対1、1 Mbit/s未満」と一概に限定することはできません。

サンプル点はどうビット中央からずれる？

正誤差は受信が速く左へ、負誤差は右へずれる。バイトを変えると、隣接ビットが同じならずれても正しく読めると分かる。一文字の成功だけでは時間予算の妥当性を示せない。

$$\Delta t_k=(k+1.5)T_{tx}\left(\frac{1}{1+\epsilon }-1\right)$$

I²C：バス制御、バイトACK、デバイスレジスタは3つの異なる概念

一般的なStandard/Fast/Fast-mode Plus双方向モードでは、SDAとSCLはオープンドレイン/オープンコレクタ形式とプルアップを使用します。コントローラがクロックを制御しますが、バスの最終的な電位は接続されているすべてのデバイスによって決定されます。ターゲットデバイスがクロックストレッチをサポートしている場合、コントローラがSCLを解放した後もLowに引き下げ続けることができます。コントローラは実際のSCLを観察する必要があり、ドライブ側とデバイス側の両方が使用されている機能をサポートしている必要があります。

通常、データビットはSCLがHighの間に安定しており、SCLがHighの間にSDAが立下りするとSTART、立ち上がるとSTOPとして定義されます。各8ビットバイトの後に9番目のACKクロックがあります。送信側はSDAを解放し、受信側がLowに引き下げることでACK、Highを維持することでNACKを示します。NACKが必ずしも故障を意味するわけではありません。コントローラは最後のバイトを読み取った後、通常は自発的にNACKを送信し、これ以上バイトを受信しないことを示します。NXP：I²Cバス仕様

連続読み取りでは、SDAをドライブしている側を明確にする

教育用デバイスが7ビットアドレス0x50、8ビットレジスタアドレスを使用し、レジスタ0x10の現在の値が0x5Aである場合、リピートスタートを使用して読み取るものとします。

コントローラはまずアドレスバイト (0x50<<1)|0=0xA0 を送信し、ターゲットがACKします。次にレジスタポインタ 0x10 を送信し、ターゲットがACKします。コントローラはバスを解放せず、リピートSTARTを送信し、次に読み取りアドレスバイト 0xA1 を送信します。ターゲットがACKした後、データ送信側となり、コントローラは 0x5A を読み取り、9番目のクロックでNACKを送信し、最後にSTOPを送信します。

ここでは4つのアドレス/データバイトがあり、それぞれが9クロックを占め、合計36のSCLサイクルになります。400 kHzでは、これらのクロックのみで90 μs必要です。これに加えて、START/STOP、バスアイドル、ストレッチ、ソフトウェアギャップなどが存在します。Nバイトの連続読み取りで、デバイスがアドレス自動インクリメントをサポートしている場合、9(N+3)クロックで先行オーバーヘッドを分散できます。最初のN-1個のデータバイトはコントローラがACKし、最後のバイトはNACKします。

7ビットデバイスアドレス0x50と、バス上の0xA0/0xA1は2つの異なる表現です。多くのAPIは7ビットアドレスを受け取りますが、左シフト後の値を要求するライブラリもあります。APIを参照し、2回連続で左シフトしないようにしてください。10ビットアドレッシングには専用のヘッダーフォーマットがあり、10ビット値を1バイトに直接詰め込むことはできません。アドレスは通常デバイスによって固定されているか、アドレスピンで設定されており、デフォルトでグローバルに一意であるわけではありません。同じアドレスの競合が発生した場合は、アドレスを変更するか、セグメンテーションまたはマルチプレクサを使用する必要があります。

ACKはビジネスの成功を意味せず、アービトレーションはソフトウェアロックではありません

アドレスNACKは、デバイスがない、アドレスが間違っている、電源オフ、またはデバイスが一時的に応答していないことを示す可能性があります。データACKは、そのバイトがACKされたことを示すだけで、EEPROMの内部プログラミングが完了したことを必ずしも意味しません。書き込み後の待機、ビジー状態、またはACKポーリングは、デバイスプロトコルに従って手配する必要があり、バスACKだけで不揮発データが書き込まれたと断定してはいけません。

マルチコントローラ環境では、オープンドレインバスを使用してビットごとのアービトレーションを行います。論理1を送信するのはSDAを解放することですが、実際に0が読み取れた場合、もう一方のコントローラが優先度の低いLowを送信していることを意味し、現在のコントローラは仕様に従って退出する必要があります。ハードウェアがマルチコントローラ、ストレッチ、アービトレーションを完全にサポートしているかどうかは、具体的なコントローラとドライバによります。「バス仕様で許可されている」からといって、すべての周辺機器の実装が許可されているわけではありません。

SDAがLowにロックされている場合、システムを無限にブロックすべきではありません。まずタイムアウトで故障を確認し、コントローラ/デバイスおよびバス状態に従って回復を実行します。仕様では、SDAがLowにロックされている場合にクロックパルスを送信してバスをクリアする方法が提供されていますが、SCLが継続的にLowにロックされている場合、デバイスが電源オフの場合、またはハードウェアショートサーキットが発生している場合は、盲目的に9つのクロックを送信するだけでは回復を保証できません。回復後、デバイス内のトランザクション状態を確認し、中断された書き込みを完全な成功として扱わないようにしてください。

立ち上がり時間はモードに応じて確認し、周波数を固定抵抗に変換しないでください

高速モードには、異なる進入手順と電気的制約があります。上記の表はI²Cのすべてのモードを網羅しているわけではありません。立上り時間の上限は動作モードに合わせます。クロック周期だけからは決まりません。Rp,max≈tr/(0.8473Cb)であり、Rp,min≈(Vpullup−VOL,max)/IOLを使用して電流シンクを制限する必要があります。NXP：UM10204 タイミング表とプルアップ設計

例えば、200 pFのバスに4.7 kΩを使用すると、立ち上がりは約796 nsとなり、Standard-modeの立ち上がり要件内に収まりますが、Fast-modeは満たしません。400 kHzでは、立ち上がり時間のみで計算すると上限は約1.77 kΩです。電流シンクの下限値との間で実行可能な範囲を形成する必要があります。基板に複数のモジュールがそれぞれプルアップを持っている場合、等価抵抗は並列接続となり、容量も増加するため、1つの基板の抵抗のみを参照すべきではありません。

SPI：共有クロックでも、データにセットアップ時間を確保する必要があります

典型的な4線SPIでは、コントローラがSCK、MOSI、CS_nを出力し、周辺機器がMISOを出力します。共有バスでは、通常、独立したCSを使用して周辺機器を選択し、選択解除された周辺機器はマニュアルに従ってMISOを解放する必要があります。3線ハーフデュプレックス、ライト専用、独立したチップセレクトなし、Dual/Quadなどの変種もあるため、「4本の線」は一般的な構造に過ぎません。

CPHA=0の場合、最初のアクティブエッジでサンプリングされ、MSBは事前に準備する必要があります。CPHA=1の場合、2番目のエッジでサンプリングされ、最初のエッジはMSBをプッシュアウトするために使用されます。CPOLは、最初のアクティブエッジが立ち上がりか立下りかを決めます。「立ち上がりエッジで読み取る」ことだけを覚えて、アイドル極性とチップセレクトタイミングを見逃してはいけません。Analog Devices：SPIインターフェース入門

Mode 0の半周期が周辺機器の出力に20 nsの予算を提供し、周辺機器のクロックからMISOまでの遅延が12 ns、配線および基板内伝播が合計4 ns、コントローラのセットアップ要件が5 nsであると仮定すると、合計必要量は21 nsとなり、依然として不足しています。総クロック周波数、サンプリング遅延オプション、負荷、および配線が予算計算に関与する必要があり、双方が同じMHzをサポートしていると記載されているからといって、具体的なモードとタイミング条件を無視してはいけません。

クロックがあればシフトしますが、シフトされるデータが有効であるとは限りません

デバイスが1回の読み取り操作を8ビットコマンド、24ビットアドレス、8ダミークロック、そして16バイトのデータ返却として定義していると仮定します。このトランザクション全体には、8+24+8+16×8=168クロックが必要です。10 MHzでは16.8 μsかかり、有効ペイロードは約7.62 Mbit/sです。I²C式のアドレスフェーズがなくても、SPIデバイス自体のコマンド、アドレス、待機時間がオーバーヘッドとなります。

データ読み取り時、コントローラは通常、クロックを生成するためにパディングバイトを送信する必要があります。コマンドフェーズ中に同時に受信されるMISOビットは無効である可能性があります。いつ破棄し、いつ受信バッファに保存するかは、デバイスの定義に従って決定する必要があります。CS_nがすべてのバイトにわたってLowを維持する必要があるか、バイト間に一時停止を許可するかどうか、末尾をどの程度保持するかどうかはすべてトランザクションフォーマットの一部であり、各バイトを独立したアクセスとして単純に扱うことはできません。

菊花状接続は、デバイスが直列シフトセマンティクスをサポートしている場合にのみ成立し、任意のSPI周辺機器のMISOを次のMOSIに接続することはできません。基本SPIには統一されたACKやフロー制御がありませんが、デバイスがビジービット、READYピン、CRC、またはリトライルールを提供できないわけではありません。イーサネットチップでも、SPIを介してアクセスされるコントローラと、MDIO/MDCで管理されるPHYを区別する必要があります。「イーサネットPHYはすべてSPIを使用する」と総称することはできません。

異常な伝送を1回読み取るには

ロジックアナライザはビット順序とトランザクションを解釈できますが、閾値付近の遅いエッジ、オーバーシュート、グランドバウンス、競合にはアナログ波形が必要です。デコーダがACKまたは16進値を表示しても、電気的マージンが十分であることを証明するものではありません。

インターフェースの選択は最終的に、デバイスのサポート、スループット、ピン予算、トポロジ、および消費電力状態によって決まります。I²Cはアイドル時にプルアップを使用しますが、持続直流は消費しません。ただし、バスのLowレベル、デバイスの静止消費電力、および通信デューティ比はエネルギー消費を変化させます。I²Cをすべてのバッテリー駆動デバイスの最低消費電力ソリューションとして直接リストすることはできません。長距離差分では適切な物理層を選択できますが、RS-485はUART文字形式のみを伝送するように限定されるものではありません。

フレームとスループットの再計算

from math import isclose

value = 0xA5
bits = [(value >> i) & 1 for i in range(8)]
assert bits == [1, 0, 1, 0, 0, 1, 0, 1]
assert sum(bit << i for i, bit in enumerate(bits)) == value
assert isclose(100*10/115200, 0.008680555555555556)
assert (0x50 << 1, (0x50 << 1) | 1) == (0xA0, 0xA1)
assert isclose(36/400000, 90e-6)
assert 0.8473*4700*200e-12 < 1000e-9
assert 0.8473*4700*200e-12 > 300e-9
assert 12+4+5 > 20
cycles = 8+24+8+16*8
assert cycles == 168
assert isclose(cycles/10e6, 16.8e-6)
assert isclose(128/(cycles/10e6), 7.619047619e6, rel_tol=1e-9)
print('UARTビット順序、I²Cアドレス/クロック、SPIトランザクションスループットのチェックが通過しました')

これらのチェックは教育用トランザクションを再計算するものであり、実際に接続されたUART、センサー、またはSPI Flashを表すものではありません。

続きの参照

• 論理レベルとインターフェース物理層：プルアップ、リファレンスグランド、トランシーバー。
• USBとType-C：より複雑な列挙、データ、給電の関係。
• 測定機器とツール：適切なデコードおよび波形観察ツールの選択。