ディスプレイとカメラインターフェース

「1080p60 に対応」というだけでは、画面やカメラが接続可能かどうかを判断できません。RGB888 での表示では、1 ピクセルあたり 3 つの色情報成分を送信する必要がありますが、Bayer RAW10 カメラでは通常、各感光画素から 10 ビットのサンプルを 1 つだけ送信します。同じ解像度とフレームレートでも、データ量は大きく異なる可能性があります。インターフェース設計では、コンテンツフォーマット、プロトコル、物理層、ピン配置、電源シーケンスをそれぞれ照合する必要があります。

インターフェースは単に時代遅れになるわけではありません。パラレルカメラや RGB/LVDS パネルは、組み込みシステムや産業用システムで依然として用途があります。予算を「DP は常に HDMI より優れている」や「パラレルは低解像度に限られる」といった一般論で代替するのではなく、デバイスのサポートとシステム制約に基づいて選択すべきです。

有効ピクセルを先に計算し、ブランキングとラインエンコーディングを理解する

有効データレートの起点は 幅×高さ×フレームレート×1ピクセルあたりのビット数 です。1920×1080、60 Hz、RGB888 の有効領域のデータ量は 2.985984 Gbit/s です。RGB 各成分が 10 ビットの場合、1 ピクセルあたり 30 ビットとなり、25% 増加します。YCbCr 4:2:2 や 4:2:0 は色差サンプリングを減らすことで平均データ量を削減しますが、特にデスクトップの文字エッジなどで色の詳細に影響を与えます。

ピクセルごとにスキャンするインターフェースでは、水平/垂直ブランキングの時間も確保する必要があります。仮に教育用のタイミングが合計 2200×1125 で、60 Hz 時のピクセルクロックが 148.5 MHz とすると、24 ビット換算でのスキャンスロットの予算は 3.564 Gbit/s となり、有効領域だけの数値よりも高くなります。

従来の HDMI TMDS では、RGB888 の一般的なケースにおいて、各データチャネルはピクセルクロックごとに 10 ビットのシンボルを 1 つ送信し、3 つのデータチャネル合わせて 148.5M×10×3=4.455 Gbit/s となります。ブランキング期間中は、黒色の RGB ピクセルを送信するのではなく、対応する制御およびデータアイランド構造を使用します。この計算式は、クロックとラインエンコーディングの予算を説明するためのものです。

DP、DSI ビデオモード、CSI-2 にはパケット化メカニズムがあり、上記の TMDS 計算式をそのまま適用することはできません。本当に比較すべきは、指定されたモードで必要な転送量と、リンクからエンコーディング、パケットヘッダー、スケジューリングのオーバーヘッドを差し引いた後の利用可能な能力です。DSC はディスプレイのトラフィックを削減するために使用され、通常は視覚的に無損失を設計目標としていますが、ビット単位の無損失を意味するものではなく、送受信の両端でその圧縮モードがサポートされていることを意味するものでもありません。VESA：DisplayPort と DSC

HDMI：ビデオデータ以外にも、読み取りと制御の能力がある

従来の TMDS は、3 つのデータ差動チャネルと独立したクロックチャネルを使用します。FRL は固定リンクレートと埋め込みクロックを使用し、異なるモードで 3 または 4 つのレーンを使用でき、すべての FRL を固定 4 レーンとして描画することはできません。HDMI 2.1 の能力上限は 48 Gbit/s に引き上げられ、HDMI 2.2 では最大 96 Gbit/s に拡張されました。これらは仕様の能力であり、そのバージョンを明記したポートがすべて最大レートまたは全機能を備えていることを意味するものではありません。HDMI 公式：2.2 概要

EDID はホストに対してデバイスが何に対応しているかを伝えますが、現在のケーブルや実際のリンクに十分な余裕があることを証明するものではありません。コンバーターやドッキングステーションも、見える能力に影響を与える可能性があります。バージョン番号は、レート、色深度、HDR、VRR、DSC、オーディオなどの明確な能力と併せて見るべきです。

HDMI を「すべての差動線が AC クープリングされている」と一律に表記することはできません。従来の TMDS の直流バイアス/ターミネーションと、FRL やブリッジチップ内部インターフェースは異なります。カップリングとターミネーションは、使用する送信機、受信機、およびモードのリファレンスデザインに従って処理し、両端に無造作にコンデンサを追加して直流条件を壊さないようにしてください。TI：TMDS/FRL のカップリング方法

DisplayPort と eDP：レーン数とレーンあたりのレートが予算を共同で決定する

DP Main Link はビデオなどのデータを転送し、AUX は能力の読み取り、リンク管理などの制御に使用され、HPD は接続とイベントを示します。リンクトレーニングは送信側と受信側を調整しますが、「差し込めるから」というだけでは最高グレードが保証されません。

これらの予算は、実際のストリームフォーマット、レーン構成、および実装に基づいて照合する必要があります。DP 2.1 とだけ表記していても、UHBR10/13.5/20 の具体的な能力を代替するものではありません。MST は対応デバイス間で複数の表示ストリームを運搬できますが、それらはリンク帯域幅を共有します。マルチスクリーンであっても、各スクリーンが完全なリンクを個別に獲得するわけではありません。eDP は内蔵パネル向けであり、パネルに適した制御と省電力メカニズムを備えており、外部 DP のコネクタ、電源、バックライトインターフェースとは直接交換できません。

USB-C DP Alt Mode では、2 レーンのビデオに USB 3.x を組み合わせるか、4 レーンのビデオに独立した USB 2.0 パスウェイを組み合わせるのが一般的です。解像度/リフレッシュレートが「2 レーンで 4K60、4 レーンで 8K30」と固定対応するわけではありません。HBR/UHBR グレード、ビット深度、圧縮により予算が変化するためです。USB と Type-C

MIPI：DSI/CSI-2 はプロトコル、D-PHY/C-PHY は物理的な担い手

MIPI Alliance は複数のインターフェースを定義しており、「MIPI」を統一された電圧標準として扱うことはできません。DSI/DSI-2 はディスプレイ向け、CSI-2 はカメラ向けです。これらは関連する PHY を使用できますが、データフォーマット、制御、接続方向が異なり、差動線の数が同じだからといって直接接続できるものではありません。

従来の C-PHY の 16 bit / 7 symbol エンコーディングは、シンボル/トリオあたり約 2.286 bit であり、1 Gsymbol/s は約 2.286 Gbit/s のエンコーディングキャパシティに対応します。シンボルレートをそのまま Gbit/s と表記してはいけません。利用可能なモードとより高い能力は PHY のバージョンに応じて変化し、記事では固定の「最大 4.5G/6G」といった値でデバイスの仕様を代替しません。MIPI：D-PHY、MIPI：C-PHY エンコーディング説明

DSI のコマンドモードとビデオモード、どちらがリフレッシュリズムを維持する責任を負うかの違い

コマンドモードでは、通常、パネル側の表示メモリに領域データを書き込み、パネル内部でスキャンを組織します。オンデマンドの更新に適していますが、低リフレッシュレートや静止画しか表示できないわけではありません。実際には DCS コマンド、ウィンドウ設定、TE などの同期手段も使用され、書き込みとスキャンの競合を減らします。MIPI：DSI

ビデオモードでは、ホストが選択されたタイミングに従ってビデオストリームを継続的に提供し、バースト/ノンバーストなどの組織化が可能です。パネル内部に行バッファやその他のメモリが存在するかどうかは実装に依存し、「ビデオモードには絶対フレームバッファがない」と一般化することはできません。ストリームの喪失や設定エラーが発生した場合、パネルが正しい表示を自身で保持できるとは限りません。ホストの表示コントローラ、メモリ帯域幅、DSI 送信がタイミングを共同で満たす必要があります。

同じ解像度の別の DSI パネルに接続する場合、電源投入、リセット、初期化コマンド、レーン数、ピクセルフォーマット、タイミングが全く異なる必要がある場合があります。フレキシブルケーブルのピン数が一致しても、ピン配置や電圧が互換であるとは限りません。

CSI-2：ピクセルビット深度、パッキング、制御リンクを一緒に照合する

CSI-2 は、パケットヘッダーのデータタイプ、仮想チャネル、長さなどの情報を使用してイメージストリームを組織します。仮想チャネルは、同じ物理リンク内の異なるストリームを区別できますが、マルチカメラでは適切な集約/ブリッジやセンサー出力のサポートが必要であり、2 つの送信機を同じデータラインに直接並列接続することはできません。また、仮想チャネルは物理帯域幅を増加させるものではありません。MIPI：CSI-2 マルチカメラ組織

カメラのデータパスの外側には、通常、レジスタ制御インターフェース、外部リファレンスクロック、電源、reset/powerdown などのシグナルがあります。制御インターフェースでチップ ID を読み取れることは、制御パスが応答することを証明するだけであり、CSI-2 のクロック、レーンマッピング、セットル、データタイプ、受信バッファが正しく設定されていない可能性があります。

Bayer RAW10 は、各感光画素に 10 ビットのサンプルを 1 つ持ち、RGB の 3 つの 10 ビット成分ではありません。従来のコンパクトパッキングでは、4 つのサンプルが 5 バイトを占めます。受信側がこれを 16 ビットコンテナに展開する場合、メモリデータ量が増加し、アプリケーションはストライド、バイトオーダー、Bayer 配置、有効ビット位置を知る必要があります。Altera：RAW10 パッキングと受信制約

1920×1080、60 fps、RAW10 の有効データレートは 1.24416 Gbit/s です。教育用に 20% の追加予算を確保すると仮定すると、2 つのデータレーンはそれぞれ約 0.746496 Gbit/s 必要となります。これは仕様の統一された余裕ではなく、実際の値はパケットオーバーヘッド、行間隔、埋め込みデータ、および送信側の高速転送デューティ比の影響を受けます。「1080p60」のみを根拠に 2 レーンまたは 4 レーンが必要と宣言するのは不十分です。

この RAW10 コンパクトデータは 2.592 MB、RAW16 に展開すると 4.1472 MB、ISP 出力の RGB888 は 6.2208 MB です。RAW16 がまず DMA によって書き込まれ、ISP によって読み込まれ、RGB が書き戻され、表示コントローラによって読み込まれる場合、この 4 回のメモリトラフィックだけでも約 2×248.832+2×373.248=1244.16 MB/s となり、他のアクセスは含まれていません。実際のパイプラインでは、メモリ往復を減らすためにストリーミング接続が行われる可能性があるため、これは特定のアーキテクチャの予算であり、すべてのカメラシステムの固定オーバーヘッドとして使用できるものではありません。

四つの10ビット標本は五バイトにどう入る？

一標本の下位2ビットだけ変えると先頭四バイトは固定で第五の対応欄だけ変わる。4の倍数を越えると上位バイトが増える。伝送40 bitと格納64 bitを比べ、精度と容器幅を分ける。

RGB スキャンと 8080/6800 パラレルインターフェースは同一インターフェースではない

RGB スキャンインターフェースは通常、並列カラービット、ピクセルクロック、DE/HSYNC/VSYNC などのタイミングを提供し、ホストはピクセルを継続的に送信します。8080/6800 系 MCU インターフェースは、読み書きストロブ、コマンド/データ選択、データバスを使用して表示コントローラのレジスタまたは VRAM にアクセスし、表示コントローラがスキャンを担当します。これらを同じ「8/16 ビット＋読み書き」の配線図にまとめると、ハードウェアの選択を誤解させる原因となります。

SPI 小型画面も同様に、コントローラの VRAM 更新を経常することが多いです。480×320、RGB565 の 1 フレームには 307200 バイトが必要です。40 Mbit/s のシングルライン SPI では、コマンドやギャップを考慮しない場合でも、1 フレームあたり最大約 16.28 fps しか実現できず、60 fps のフルフレームには 147.456 Mbit/s が必要です。局部更新はデータ量を大幅に削減できますが、実際の更新面積とコントローラのウィンドウコマンドに基づいて計算する必要があり、「画面が小さいから」という推論で滑らかさを判断してはいけません。

パネル LVDS は通常、特定のピクセル直列マッピングを採用しており、データペアの数、シングル/デュアルリンク、ビット幅はパネルによって異なります。JEIDA/VESA などのマッピングの違いは色誤りを引き起こす可能性があります。VGA はアナログ RGB と同期信号を伝送しますが、画質はアナログ帯域幅、タイミング、ケーブルに依存し、「アナログだから」と直接低解像度であると結論付けることはできません。これらすべてに対応する送信側とパネル/モニター仕様が必要です。

画像現象から階層を調査する

ピクセル、レーン、メモリ予算の再計算

from math import isclose

w, h, fps = 1920, 1080, 60
assert w*h*fps*24 == 2_985_984_000
pixel_clock = 2200*1125*fps
assert pixel_clock == 148_500_000
assert pixel_clock*10*3 == 4_455_000_000
raw10_frame = w*h*10//8
raw16_frame = w*h*2
rgb_frame = w*h*3
assert (raw10_frame, raw16_frame, rgb_frame) == (2592000, 4147200, 6220800)
assert isclose(w*h*fps*10*1.2/2, 746_496_000)
assert 2*(raw16_frame+rgb_frame)*fps == 1_244_160_000
small_frame_bits = 480*320*16
assert small_frame_bits*60 == 147_456_000
assert isclose(40e6/small_frame_bits, 16.276041666666668)
print('表示スキャン、RAW10 レーン、メモリトラフィック、SPI リフレッシュ予算のチェックが通過しました')

これらは、指定されたフォーマットとアーキテクチャにおける予算であり、実際のモニターやカメラに接続してスループットを検証したものではありません。

続きの参照

• USB と Type-C：ビデオのマルチプレクス、ケーブル、給電能力。
• センサー：サンプリング、ノイズ、データ品質。
• DRM とグラフィックス：表示状態がカーネルインターフェースにどのようにマッピングされるか。