PCB 設計の基礎

PCB とは

PCB (Printed Circuit Board / 印刷配線基板) — 絶縁基材上に銅箔の配線路を形成し、電子部品を接続する基板。

PCB 積層 (Stackup)

一般的な層数の選択

2層: 単純な回路 (Arduino シールドレベル)
  最上層: シグナル+部品
  最下層: GND 全面実装 + 少量の配線

4層: 標準的な産業用基板 ★ コストパフォーマンス最高
  Top:  シグナル+部品
  L2:   GND (完全なグランドプレーン!)
  L3:   Vcc (電源プレーン)
  Bottom: シグナル+部品

6層以上: 高速/高密度基板 (DDR, FPGA, 携帯電話の親基板)

完全なグランドプレーンが必要な理由

1. 各シグナルに隣接する帰還経路が存在 → ループ面積が小さくなる → EMI が低減
2. 特性インピーダンスが制御可能 (マイクロストリップ線/ストリップライン)
3. 電源供給ネットワーク (PDN) の低インピーダンス経路となる
4. 層間容量 (GND-Vcc プレーン間で天然のデカップリング容量を形成)

配線 (Routing)

線幅と許容電流

経験則 (1oz 銅箔、外層):
  10mil (0.254mm) → 約1A  (温度上昇10°C)
  20mil → 約2A
  50mil → 約4A
  100mil → 約8A

大電流の場合は、配線ではなく全面実装 (Pour) を使用する
内層の許容電流能力は外層の約半分

間隔 (Clearance)

低電圧 (<50V): 6~8mil で十分
商用電源 (220V): 少なくとも 2.5mm (クリープ距離)
差動ペア: 線間隔は狭く、かつ一定 (例: 5mil)

差動ペアの配線

USB, HDMI, LVDS, Ethernet...

ルール:
  1. 2本の線は等長 (長さのマッチング ±5mil)
  2. 等間隔 (一定の間隔を保つ)
  3. 同一層で配線
  4. ビアは最小限に
  5. 連続したグランドプレーンを参照面とする

インピーダンス制御

高速シグナルでは特性インピーダンスを制御する必要がある:

マイクロストリップ線 (外層):
  Z₀ ≈ 87/√(εr+1.41) × ln(5.98H/(0.8W+T))

H: 線から参照面までの距離
W: 線幅
T: 銅厚

一般的な値: USB 90Ω 差動, 50Ω 単端
            HDMI 100Ω 差動
            SDI  75Ω 単端

基板メーカーにインピーダンス要求を伝え、線幅を調整してもらう

ビア (Via)

スルーホール (Through-hole): 全層を貫通 — 最も安価
ブラインドホール (Blind): 外層から内層へ — 高価
バイアホール (Buried): 内層から内層へ — とても高価

ビアの許容電流: 通常 <1A
  大電流の場合は複数のビアを並列に使用する

ビアの寄生要素:
  寄生インダクタンス ≈ 1nH
  寄生キャパシタンス ≈ 0.5pF
  高速シグナルではビアの通過を最小限にする

部品配置

基本原則

1. 固定位置の部品 (コネクタ、スイッチ、LED) を先に配置
2. コアICは中央に配置
3. デカップリングキャパシタはICの電源ピンに極力近づける (近いほど良い!)
4. クリスタルはICの近くに配置 (配線は極力短く)
5. 大電力部品は分散配置し、熱源を温度敏感部品から遠ざける
6. アナログ領域とデジタル領域を分離する

デカップリングキャパシタの配置

               IC
           ┌────────┐
           │  VDD   │
           │        │
 GND ← ──┤│──────┤├──  ← VDD からキャパシタ、GND へのループが最短!
           │ 0.1μF  │
           │        │
           │  VSS   │
           └────────┘

配置順序: ICピン → キャパシタ → グランドプレーンへのビア
避けるべき配置: IC → ビア → キャパシタ (ループが大きくなる)

クリスタル (水晶発振子) の配置

    ┌─────┐
    │ MCU │
    │ Xin Xout │
    │  │   │  │
    │  │  ┌┴┐ │
    │  └──┤C├─┘
    │    ┌┴┐ 
    │    │C│
    └────┘┬┘
         GND

クリスタルはICに密着させ、配線は等長かつ対称にする
クリスタルの下はグランド実装 (配線を通過させない)
負荷キャパシタはクリスタルとGNDの間に接続

電源分配

スター型 vs プレーン

スター型: 電源が一点から分岐 → 個別に給電
  適している: アナログとデジタルの分離

プレーン: 層全体が電源として機能
  適している: 高速デジタル回路 (低インピーダンス)

ハイブリッド: 完全なグランドプレーン + 分割された電源プレーン
              アナログ電源とデジタル電源を分離し、一点で接続

デカップリングキャパシタのネットワーク

大容量キャパシタ (10μF~100μF 電解/タンタル):
  低周波のトランジェントに対応、電源入力部に配置

小容量キャパシタ (0.1μF セラミック MLCC):
  ICの電源ピンごとに1個!
  ピンの隣に配置 (極力近い場所)

極高周波用キャパシタ (1nF~10nF):
  超大規模IC (FPGA/CPU) では必要になる場合も

原理: 異なる容量値で異なる周波数のノイズに対応
  大容量 → 低周波, 小容量 → 高周波

シルスクリーンとドキュメント

シルスクリーン (Silkscreen):
  - 部品番号 (R1, C5, U3)
  - コネクタの機能ラベル
  - 極性マーク (ダイオード、電解キャパシタの+)
  - テストポイントのマーキング
  - 基板名/バージョン番号

マークポイント (Fiducial):
  防食ぎ (ソルダーレジスト) を施さない裸銅の丸い点 → SMT実装機の自動位置合わせ用
  基板の隅に2〜3個配置 (パネル化必須)

Gerber ファイル

基板メーカーに送付する標準フォーマット:

必須ファイル:
  *.GTL  — 最上層の銅パターン
  *.GBL  — 最下層の銅パターン
  *.GTS  — 最上層の防食ぎ (ソルダーレジスト)
  *.GBS  — 最下層の防食ぎ (ソルダーレジスト)
  *.GTO  — 最上層のシルスクリーン
  *.GBO  — 最下層のシルスクリーン
  *.GKO  — 基板外形 (Keep-out / Outline)
  *.TXT  — ドリルファイル (NC Drill)

生産前の確認: オンライン Gerber ビューアでプレビュー

クイックチェックリスト

□ DRC 通過 (クリアランス、線幅、ビア)
□ 各ICにデカップリングキャパシタがある
□ クリスタルがICの近くにあり、配線が短い
□ コネクタの向きが正しい (1番ピンのマーク)
□ 極性部品の向きが正しい
□ シルスクリーンがパッドを覆っていない
□ テストポイントが配置されている
□ 基板外形が閉じている
□ 取付穴の寸法が正しい
□ 大電流経路の線幅が十分
□ アンテナ領域に銅パターンがない (無線モジュールの場合)

キーワード: PCB, 積層, 配線, インピーダンス, ビア, デカップリング, 配置, Gerber, 差動ペア