直流回路解析

12 V を同じ抵抗2つで分圧して 6 V にし、そこに負荷を接続すると 4 V しか残らないが、これは分圧の法則に違反するものではない。負荷が回路を変化させたからである。このような問題を解析するには、「公式を暗記する」のではなく、ポートを認識し、方程式を立て、簡略化されたモデルがどの関係を保持しているかを判断する必要がある。本稿では、同じ分圧器を用いて、負荷効果、ノード法、テブナン等価、およびRC過渡現象を貫通して解説する。

基本記号とKCL/KVLについては基本物理量と法則を参照。以下では理想線形抵抗と電源を仮定する。非線形素子については別途モデルを構築する必要がある。

分圧器が負荷を恐れる理由

R₁ は理想入力電圧 Vin から出力 A へ接続され、R₂ は A からリファレンスグランドへ接続される。無負荷時、2つの抵抗は直列接続となるため、Vout = Vin·R₂/(R₁+R₂) となる。出力に R_L を接続すると、下腕部は R₂∥R_L となるため、式の中の R₂ をこの並列値に置き換える必要がある。

Vin = 12 V、R₁ = R₂ = 10 kΩ とする。無負荷時の電流は 0.6 mA、出力は 6 V である。R_L = 10 kΩ を接続すると、下腕部は 5 kΩ となり、総電流は 0.8 mA に増加し、出力は 4 V に低下する。下腕部の2つの経路にはそれぞれ 0.4 mA が流れ、上腕部の 0.8 mA と合計して一致する。

「R_L は R₂ より十分に大きいこと」は近似的な十分条件であり、より正確な尺度は出力等価抵抗 R_th = R₁∥R₂ である。負荷接続後、無負荷に対する電圧降下の割合は R_th/(R_th+R_L) となる。降下が1%以内にとどまる必要がある場合、R_L ≥ 99R_th が必要であり、本例では少なくとも 495 kΩ となる。これは静電負荷誤差の予算であり、抵抗誤差、入力電圧の変動、および入力リーク電流は含まれていない。

分圧抵抗を増やすと静電消費電力は低減できるが、出力抵抗は上昇し、リーク電流やコンデンサ充電の影響が顕著になる。したがって、分圧器は限定的な条件下での比例サンプリングやバイアスに適しており、安定した電源出力として自然に使用できるものではない。スイッチ付きサンプリング入力に接続する場合は、標称入力抵抗だけでなく、サンプリングコンデンサの立上り時間を確認する必要がある。

分流も同じノード関係に由来する。2つの正の抵抗が並列接続されて同じ電圧がかかる場合、I₁/I₂ = R₂/R₁ となり、したがって I₁ = I総·R₂/(R₁+R₂) である。有限の正抵抗枝路には通常電流が流れ、「電流が最小抵抗の経路のみを選ぶ」わけではない。

ノード法とメッシュ法：接続を方程式へ翻訳する

ノード法では未知の電位を先に選ぶ

本例では A 点のみが未知である。A から流出する各枝路の電流の和はゼロとなる：

(V_A − 12)/10k + V_A/10k + V_A/10k = 0。

10k を掛けると 3V_A − 12 = 0 となり、したがって V_A = 4 V である。第1項が負であることは、その枝路が実際には A へ流入していることを示しており、公式の誤りではない。一般に2つのノード間の抵抗枝路について、A から B への基準電流は (V_A−V_B)/R である。

理想電圧源が某ノードとリファレンスグランドの間に接続されている場合、そのノードの電位は直接既知となる。2つの未知ノード間に跨がっている場合は、それらをスーパーノードとしてまとめ、外部に対してKCLを列挙し、2つのノード間の電位差の制約式を追加する。理想電圧源の「抵抗がゼロ」を直接割り算に代入して、ゼロ除算を生成しないように注意すること。

メッシュ電流は計算変数であり、各枝路電流そのものではない

図中の2つの窓に対して、それぞれ時計回りのメッシュ電流 i_a、i_b を定義する。左メッシュには電源、R₁、R₂ が含まれ、右メッシュには R₂、R_L が含まれる。共用される R₂ 上では、2つのメッシュの方向が逆であるため、下向きの枝路電流は i_a−i_b となる。

対応する方程式は以下の通り：

• (R₁+R₂)i_a − R₂i_b = 12；
• −R₂i_a + (R₂+R_L)i_b = 0。

3つの 10 kΩ を代入すると i_a = 0.8 mA、i_b = 0.4 mA となり、R₂ の電流は 0.4 mA となり、結果はノード法と一致する。メッシュ法は平面回路のメッシュに対して方程式を構成する。メッシュ境界に電流源がある場合は、スーパーメッシュおよび電流制約が必要になる場合がある。どちらの手法を選ぶかは、未知数と制約のどちらが少ないかによるもので、毎回両方の方法を使用する必要はない。

重ね合わせ：独立励磁をオフにし、ネットワーク関係を保持する

線形回路では、各独立源が引き起こす電圧または電流応答を個別に計算し、符号に従って加算することができる。独立理想電圧源をゼロにすると短絡になり、独立理想電流源をゼロにすると開放になる。実在する源モデルにおける直列または並列抵抗は保持される。従属源は回路変数に依存するため、独立源のように任意にオフにすることはできない。MIT：回路抽象と重ね合わせ

別の単純なノード N を考える：これは 12 V、6 V、およびグランドへそれぞれ 10 kΩ の抵抗を介して接続されている。ノード式は (V_N−12)/10k + (V_N−6)/10k + V_N/10k = 0 となり、V_N = 6 V が得られる。12 V の源のみを保持すると寄与は 4 V、6 V の源のみを保持すると寄与は 2 V となり、合計は依然として 6 V である。

しかし、グランド抵抗の実効電力は 6²/10k = 3.6 mW である。2つの個別結果の電力を加算すると 4²/10k + 2²/10k = 2 mW となり、平方展開の交差項が漏れている。正しい手順は、求めたい電圧または電流を先に重ね合わせ、その後で電力を計算することである。

コンデンサやインダクタの線形動的応答にも重ね合わせを使用できるが、初期エネルギー蓄積の寄与も処理する必要がある。ダイオード整流などの非線形過程は通常、源ごとに直接加算することはできない。小信号線形化によって得られる局所モデルのみが、対応する適用範囲を持つ。

テブナンとノートン：ポートの外観のみを置き換える

負荷を取り外し、A とグランドから元の分圧器を覗き込む。開放電圧 V_th = 6 V である。独立 12 V 理想電源をゼロにすると、ポートから見た場合、2つの 10 kΩ はともにグランドへ接続されるため、R_th = 5 kΩ となる。元のネットワークは、このポート上で 6 V 電圧源と 5 kΩ の直列として等価できる。

負荷がポートから電流 I を引き出すとき、ポート関係は V = V_th − IR_th である。R_L を接続すると、I = V_th/(R_th+R_L) となり、ポート電圧は V_th·R_L/(R_th+R_L) となる。これは前述の 4 V を再現するが、負荷が変化するたびに元のネットワーク内部の各枝路がどのように分流するかを知る必要はない。

ノートン形式は、電流源 I_N = V_th/R_th = 1.2 mA と 5 kΩ の並列であり、方向は出力ノードへ電流を供給するものとする。ポートを短絡すると全電流が短絡路を流れ、開放すると電流が並列抵抗を流れ、6 V を発生させる。ここでの短絡電流は理想モデルの計算値であり、実際の電源を短絡して測定する操作を求めるものではない。

従属源がある場合の等価抵抗の求め方

従属源を保持したまま独立源のみをゼロにし、ポートにテスト電圧またはテスト電流を印加し、R_th = V_test/I_test を求める。電流の向きはネットワークへ流入する方向とする。従属源はポート抵抗を変更する可能性があるため、見える抵抗のみを直並列接続してはならない。MIT：従属源を含むポート等価の例題

これらの等価は、ポート関係が対応する有限パラメータで表現できることを要求する。理想電流源、理想電圧源などの極限形式は、有限の別の源パラメータで相互に変換できない場合がある。アクティブネットワークの等価抵抗が負数になる可能性もある。直流抵抗等価は、エネルギー素子を含む全時域挙動を直接置き換えることはできない。正弦定常状態では対応する周波数のインピーダンスを使用し、過渡現象では初期条件を保持する必要がある。

最大電力、効率、および入出力インピーダンス

固定された V_th、正の R_th および可変の正抵抗負荷に対して、P_L = V_th²R_L/(R_th+R_L)² であり、R_L = R_th のときに最大となる。本例では R_L = 5 kΩ、負荷電圧 3 V、P_L = 1.8 mW である。

「理想源と実在の損失抵抗の直列」モデルにおいて、このとき直列抵抗と負荷の消費は等しく、効率は 50% となる。⁠ポート等価は元のネットワーク内部の消費電力を保持しないため、この 50% を任意の複雑なネットワークの実効効率と見なしてはならない。例えば、本例の元の分圧器はこの負荷において、電源電流は 0.9 mA、入力電力は 10.8 mW であり、負荷が得るのは 1.8 mW のみで、実際の実効比率は 1/6 である。

入力抵抗はポートが前段に与える負荷を記述し、出力抵抗は出力が負荷によってどのように変化するかを記述する。動的シナリオでは入出力インピーダンスと言うべきである。理想電圧増幅器は高い入力インピーダンスと低い出力インピーダンスをしばしば採用し、電流増幅器は低い入力インピーダンスと高い出力インピーダンスをしばしば採用するが、これはポートタイプのモデル目標であり、すべての増幅回路に対する統一された設計規則ではない。

電源と負荷が一致する動作点は？

RL=5 kΩ でこの端子モデルの負荷電力が最大になる。効率を見ると負荷電力は同じでも内部入力電力は異なる。端子特性の一致は内部の等価を意味しない。

$$V=V_{th}-I{R}_{th}=I{R}_L,P_L=\frac{V_{th}^2{R}_L}{(R_{th}+R_L{)}^2}$$

RC過渡現象：初期値と終値を先に探し、コンデンサが見る抵抗を探す

元の分圧器の出力端に C = 100 nF のコンデンサを接続し、初期充電されていないと仮定する。t = 0 以降、12 V 入力が接続される。R_L がない場合、コンデンサが見るテブナン源は 6 V と 5 kΩ である。抵抗電流はコンデンサ電流に等しいため、C·dv/dt = (6−v)/5k となり、変化速度は「終値との差」に比例するため、指数関数的に近づく。

より一般的な1次応答は v(t) = v∞ + (v₀−v∞)e^(−t/τ) と書き表され、τ = R_seen C である。ここで v₀ はスイッチング後の初期コンデンサ電圧であり、インパルス電流のない通常のRC回路では、スイッチング前の電位に等しい。v∞ はスイッチング後の回路の定常値であり、R_seen はコンデンサのポートから見た等価抵抗であり、計算時には独立源をゼロにし、他の素子を保持する。OpenStax：RC回路

無負荷時、τ = 0.5 ms、v∞ = 6 V である。R_L = 10 kΩ が最初から出力に接続されている場合、v∞ は 4 V となり、R_seen = 10k∥10k∥10k = 10k/3 Ω となるため、τ ≈ 0.333 ms となる。終値のみを変更して元のRCを使用することはできない。

1τ 経過すると、初期値から終値への差額の約 63.2% が完了する。5τ 経過すると、残りの誤差は約 0.674% となり、完全に充電されたわけではない。残留誤差が初期差額の ε 以内にとどまる必要がある場合、待ち時間は少なくとも −τ ln ε である。1% の場合、約 4.605τ に対応し、負荷のある本例では約 1.535 ms となる。任意の初期値に対して、「63.2% の完了」は差額の消除比率を記述するものであり、終値自体の 63.2% であるとは限らない。

複数の独立エネルギー蓄積状態、非線形素子、または時変パラメータがある場合、時定数は1つだけとは限らない。電源を遮断した後も、実際の放電経路に基づいて R_seen を再計算する必要があり、元の直列抵抗を通過すると仮定してはならない。

from fractions import Fraction as F
from math import exp, log, isclose
vin, r1, r2, rl = F(12), F(10000), F(10000), F(10000)
vth, rth = vin*r2/(r1+r2), 1/(1/r1+1/r2)
vl = vth*rl/(rth+rl)
assert (vth, rth, vl) == (6, 5000, 4)
assert (vin-vl)/r1 == vl/r2 + vl/rl
assert vth/rth == F(12,10000)
assert (F(4)+F(2))**2/10000 != F(4)**2/10000 + F(2)**2/10000
cap = 100e-9
tau = float(1/(1/rth+1/rl))*cap
settling = -tau*log(.01)
assert isclose(exp(-settling/tau), .01)
assert isclose(float(vl)*(1-exp(-settling/tau)), 3.96)
print(f"等価とノード式が一致；1% 立上り時間 {settling*1000:.6f} ms")

各時定数で減るのはどの誤差？

初期値を最終値より高くすると、同じ誤差式で下降する。負荷接続で 6 V が 4 V、0.5 ms が約 0.333 ms に変わる。初期値と最終値が一致すれば実際の差は常にゼロで、表示指数は減衰係数にすぎない。

$$v-v_{\infty }=(v_0-v_{\infty })e^{-t/\tau },t_{\epsilon }=-\tau \ln \epsilon$$

Δ–Y 変換：端子名に基づいて式を覚える

ネットワークが直接直並列にできない場合、3端子抵抗ネットワークは変換できることがある。三角形の3辺を R_AB、R_BC、R_CA と定義し、星形は中心 O から A、B、C への3腕を r_A、r_B、r_C とする。名称が直接端子を指すため、「どの抵抗が向かい側にあるか」という図形の記憶ミスを避けることができる。

S = R_AB + R_BC + R_CA とすると、三角形から星形への変換は以下の通り：

逆方向に P = r_A r_B + r_B r_C + r_C r_A と設定すると、R_AB = P/r_C、R_BC = P/r_A、R_CA = P/r_B となる。分母は、求めたい三角形の辺に対向する星形腕である。

例えば、三角形の各辺が 3 Ω の場合、等価な星形の各腕は 1 Ω となる。C 端子を外部で開放すると、元のネットワークの A–B 間は 3 Ω と 6 Ω の並列となり、2 Ω となる。星形では 1 Ω が2つ直列接続され、これも 2 Ω となる。保持されるのは外部の3端子間の関係であり、内部の各抵抗の電流や消費電力ではない。

解析終了時、少なくとも答えを元の回路の1つのノード式と1つのループ式に代入して確認する。ポート等価は計算が便利であるが、元のネットワーク中の電力、局部発熱、および素子の定格値は、元の接続に戻って確認する必要がある。次の記事 抵抗 では、理想 R を実在の素子パラメータへ拡張し続ける。