オペアンプ（Op-Amp）

反相端と同相端の「電圧が等しい」というのは、オペアンプにハードウェア的に配線されているものではなく、高い利得、安定した負帰還、および線形動作が組み合わさって生じる近似です。入力範囲、出力マージン、またはダイナミックレンジが不十分な場合、虚短（バーチャルショート）を使い続けると、あり得ない答えが算出されてしまいます。ここではまず適用条件を示し、ノード電流の式から一般的な回路を導出します。

2つの近似の条件

電圧帰還型オペアンプは、特定の線形条件下での挙動を $v_{out}\approx A_{OL}(v_{+}-v_{-})$ という高い利得の差動関係で記述できます。理想モデルでは入力電流がゼロ、開放ループ利得が無限大となりますが、実デバイスにはバイアス電流、オフセット、有限の帯域幅、および出力制限が存在します。

「虚断」は、理想的な入力端子が電流を吸い込まないことを意味しますが、反相ノードに電流が流れないことを意味するものではありません。入力抵抗、帰還抵抗、および寄生容量には依然として電流が流れます。「虚短」は、安定した負帰還下でオペアンプが動作範囲を超えていない場合、2つの入力電圧差が非常に小さくなることを意味しますが、2つの端子が実際に短絡されているわけではありません⁠。

出力が電源レール付近で飽和している場合、または入力コモンモードが範囲外の場合、帰還が反相端に接続されていても虚短が保証されません。ループが不安定な場合、静的な代数的解が存在しても、回路がその点で安定するとは限りません。コンパレータの正帰還や開放ループでの比較用途では、虚短を用いて求解することはできません。一般的なオペアンプも、コンパレータとして適しているとは限りません。

逆相、同相、およびバッファ（フォロワ）

逆相：符号を暗記せず、ノード電流を用いる

入力は $R_{in}$ を介して反相端に接続され、$R_f$ は出力から該ノードへ戻り、同相端は $V_{ref}$ に接続されます。$v_{-}=V_{ref}$ かつ入力電流がゼロという近似の下、ノード方程式は以下のようになります。

$(V_{in}-V_{ref})/R_{in}+(V_{out}-V_{ref})/R_f=0$

したがって、$V_{out}=V_{ref}-(R_f/R_{in})(V_{in}-V_{ref})$ となります。$V_{ref}=0$ の場合のみ、$-(R_f/R_{in})V_{in}$ に簡略化されます。

図では $V_{ref}=2.5\text{ V}$、$R_{in}=10\text{ k}\Omega$、$R_f=100\text{ k}\Omega$ です。$V_{in}=2.6\text{ V}$ のとき、出力は $1.5\text{ V}$ となります。入力がリファレンスより $0.1\text{ V}$ 高い場合、出力はリファレンスより $1\text{ V}$ 低くなります。入力枝の電流 $10\text{ muA}$ は、理想的なオペアンプの入力端子からチップへ流れるのではなく、帰還ネットワークを通じてバランスを取ります。

実際の負荷での出力範囲が $0.2\text{–}4.8\text{ V}$ であると仮定すると、この式から導かれる入力の許容範囲は約 $2.27\text{–}2.73\text{ V}$ となり、デバイスの入力コモンモードおよび他の条件も確認する必要があります。単電源回路では、同相端を接地したとしても、負電源を提供せずに正の入力に対して負の出力を生成することはできません。

信号源から見た場合、この逆相段の入力インピーダンスは、近似が有効な周波数帯域では主に $R_{in}$ であり、オペアンプチップ自体の非常に高い入力インピーダンスではありません。ソースの直列インピーダンスも実際の利得に関与するため、前段の負荷を無視することはできません。

同相：出力の分圧が入力を追従する

同相端に入力を接続し、反相端は出力から $R_f$ を介して、さらに $R_g$ を介して $V_{ref}$ への分圧とします。反相ノードに対して式を立て、虚短を使用すると、$V_{out}=(1+R_f/R_g)V_{in}-(R_f/R_g)V_{ref}$ が得られます。

$V_{ref}=0$ の場合、信号利得は $1+R_f/R_g$ となります。入力端子は主にバイアス電流およびダイナミックな容量性電流を担いますが、実際の入力範囲は依然としてデバイスによって制約されます。$R_g$ は入力信号と直列に接続された抵抗ではなく、回路接続を入力と同時に接地するように描いてはいけません。

バッファ（フォロワ）は、出力を直接反相端に接続し、同相端に入力を接続し、目標利得を 1 とします。デバイスはユニティゲイン安定（位相余裕 1）をサポートしている必要があり、入力コモンモード、出力スイング、および負荷電流がその電圧を許容している必要があります。バッファは高インピーダンスのソースをバッファリングできますが、任意の電流を供給する電源ではありません。直接、大きな容量性負荷を駆動すると、安定性に影響を与える可能性があります。

クリップ後も仮想短絡は成立する？

既定の線形動作点では開ループ利得を増やすと差動電圧がゼロへ近づく。Vin=3 Vでは出力下限により大きな利得でも追従しない。入力枝電流は理想入力端に入らず帰還枝と釣り合う。

差分と積分：数式には比例関係と直流パスが必要

4抵抗差分段

$R_1$ を $V_1$ から反相端へ、$R_2$ を出力から反相端への帰還として定義します。$R_3$ を $V_2$ から同相端へ、$R_4$ を同相端から $V_{ref}$ へ接続します。$R_2/R_1=R_4/R_3=G$ の場合、理想式は $V_{out}=G(V_2-V_1)+V_{ref}$ となります。

必要なのは2つの比例関係が一致することであり、すべての対応する抵抗が絶対的に等しい必要はありません。比例誤差はコモンモード電圧を出力誤差に変換し、ソースインピーダンスの不整合も有効な比例関係を変更します。オペアンプ自体の高い CMRR（コモンモード除去比）では、外部抵抗ネットワークの不整合を消除できません。差分信号が小さくコモンモードが大きい場合、計測増幅器やマッチングネットワークが適しているかもしれませんが、それでも全体のコモンモードおよび出力動作範囲を確認する必要があります。

積分器は直流誤差を処理する必要がある

逆相段の帰還抵抗をコンデンサ $C$ に置き換え、入力は依然として $R$ を介し、同相端は一定の $V_{ref}$ に接続します。$V_{ref}$ を信号参照として、理想積分式には初期値が含まれます。

$v_{out}(t)=v_{out}(t_0)-[1/(RC)]{\int }_{t_0}^t(v_{in}-V_{ref})dt$

直流帰還パスがない場合、微小な直流入力、オフセット、またはバイアス電流がコンデンサに継続的に充電を行い、最終的に出力を制限まで押しやってしまいます。実際の積分器では、フィードバックコンデンサに大きな抵抗を並列接続して有限の直流利得を提供するか、リセットおよび制御された初期値を設計します。その後、適用される周波数帯域内で近似積分となり、DC から無限大の周波数まで理想式が満たされると主張することはできません。

例えば、$R=100\text{ k}\Omega$、$C=100\text{ nF}$ の場合、$1\text{ mV}$ の一定の差分入力に対応する出力の傾きは $-0.1\text{ V/s}$ です。この小さな入力誤差が数秒間持続すると、明らかな出力マージンを占有する可能性があります。コンデンサのリーク、誘電吸収、およびバイアス電流も、精密積分用途では考慮に入れる必要があります。

非理想要素が出力に与える影響

信号利得とノイズ利得は異なる

入力信号源をゼロ（グランド）にすると、オペアンプ自体の等価入力電圧誤差から出力への利得をノイズ利得と呼びます。単純な逆相抵抗段の信号利得は $-R_f/R_{in}$ ですが、ノイズ利得は $NG=1+R_f/R_{in}$ です。同相段の信号利得とノイズ利得は、この単純な構造では同じです。Analog Devices: Noise Gain

図の逆相利得 $-10$ に対応する $NG$ は 11 です。入力オフセット電圧が $100\text{ muV}$ の場合、この項のみで約 $1.1\text{ mV}$ の出力誤差が生じ、$1\text{ mV}$ にはなりません。実際の誤差には、帰還抵抗の比率、$V_{ref}$、および他の要因が重畳されます。非相関のランダムノイズと決定論的な最悪ケースの誤差に対しては、それぞれ適切な合成方法を採用する必要があります。

入力バイアス電流がソース/帰還インピーダンスを流れることもオフセットを形成します。特定の入力構造では、両端子で見える直流抵抗を近づけることで、マッチングされたバイアス電流の影響を低減するのに役立ちますが、入力オフセット電流を消除することはできず、抵抗の熱ノイズを増加させる可能性があります。「同相端に $R_{in}\parallel R_f$ を追加する」ことは、すべての入力段に必須の手順ではありません。

帯域幅の近似はノイズ利得で計算する

近似単一主極点の電圧帰還型オペアンプの場合、閉ループの小信号帯域幅は $GBW/NG$ として見積もれることがよくあります。$GBW=1\text{ MHz}$、逆相信号利得 $-10$ の場合、結果は約 $90.9\text{ kHz}$ となり、信号利得の大きさだけで $100\text{ kHz}$ と計算するのではありません。周波数依存性の帰還ネットワークでは、ノイズ利得曲線と開放ループ応答の交差および位相を確認する必要があります。Analog Devices: Gain-Bandwidth Relationship

$GBW$ は、すべてのオペアンプ、すべての周波数で厳密に一定の積ではありません。電流帰還構造、デコンペンセーションオペアンプ、および多極子挙動には異なる制限があります。一部のオペアンプは最小安定ノイズ利得を要求するため、バッファとして直接構成することはできません。

数式から実際の接続へ

入力範囲、出力範囲、および供給範囲は個別に確認する

供給電圧、入力コモンモード範囲、および負荷付き出力スイングは異なる仕様です。「ラック・トゥ・ラック入力」と「ラック・トゥ・ラック出力」は別々のポートを記述しており、RRIO（ラック・トゥ・ラック入出力）がすべての負荷下で出力が電源レールに正確に到達することを保証するものではありません。入力が許容する絶対最大電圧は、通常の線形動作におけるコモンモード範囲とは等しくありません。TI: Rail-to-Rail Port Boundaries

$V_{ref}$ はインピーダンスとノイズを持つ実際のノードです。2つの抵抗で電源の半分を分圧しても、任意の信号または負荷電流を受け入れる「仮想グランド」が自動的に形成されるわけではありません。接続される電流、帯域幅、および誤差に応じて、バッファ化の必要性を判断する必要があります。回路に常に $V_{CC}/2$ が必要とは限らず、バイアス位置は入力および出力の利用可能範囲によって共同で決定されるべきです。

スルーレートはピーク値とピーク・ツー・ピーク値を明確に区別する

正弦波出力の最大勾配は $2\pi f{V}_{peak}$ です。ある仮想的なデバイスで $SR=0.5\text{ V/mus}$ の場合、$20\text{ kHz}$ において勾配から得られるピーク上限は約 $3.98\text{ V}$ となり、ピーク・ツー・ピーク値は約 $7.96\text{ V}$ です。$3.98\text{ V}$ を $4\text{ Vpp}$ と誤って表記してはいけません。

これは勾配の境界に過ぎず、$5\text{ V}$ 単電源ではしばしば出力マージンによって先に制限され、勾配条件を満たしても特定の THD 指標に達していることを意味しません。小信号応答、出力振幅、負荷、および歪み指標を一緒に見る必要があります。

安定性、未使用チャンネル、およびパワーオン状態

容量性負荷と出力インピーダンスは追加の極を導入する可能性があります。隔離抵抗または補償ネットワークは安定性を改善することがありますが、出力誤差および周波数応答も変更します。リングングが見られたからといって、無条件に帰還コンデンサを並列接続しないでください。まずループとデバイスの推奨条件を確認してください。

未使用チャンネルには、確定かつ合法な入力状態が必要です。ユニティゲイン安定をサポートするデバイスでは、一般的な方法はバッファとして接続し、同相端を入力/出力の許容範囲内にバイアスすることです。両方の入力を浮かせたり、単電源下で無条件にバッファの入力をグランドに接続したりしてはいけません。デコンペンセーションデバイスでは、その安定利得要件を満たす必要があります。TI: Connecting Unused Op Amps

電源のデカップリング、電流ループ、および帰還ノードのレイアウトも挙動に影響を与えます。素子値および配置は、デバイスのアプリケーションノートおよびシステムの帯域幅に基づいて決定され、「各電源ピンに $0.1\text{ muF}$ を配置する」だけでは設計が完了したことを証明できません。パワーオンシーケンス、入力供給の先行、出力が外部によって駆動されている場合なども、許容条件を確認する必要があります。

タスク別のフィルタリング方法

CMOS、JFET、バイポーラ入力、およびゼロドリフト技術にはそれぞれトレードオフがあり、モデルのサフィックス、世代、および温度等級がパラメータを変更する可能性があります。比較する際は、同一条件における保証値と曲線を使用し、負荷、供給、テスト条件が記載されていない「典型パラメータ表」を最終根拠として使用しないでください。

from math import pi, isclose
rin, rf, ref, vin = 10000, 100000, 2.5, 2.6
out = ref-rf/rin*(vin-ref)
assert isclose(out, 1.5)
assert isclose((vin-ref)/rin+(out-ref)/rf, 0, abs_tol=1e-15)
noise_gain = 1+rf/rin
assert noise_gain == 11
bandwidth = 1e6/noise_gain
error = 100e-6*noise_gain
peak = .5e6/(2*pi*20000)
assert isclose(error, .0011)
assert 3.97 < peak < 3.99
assert isclose(.001/(100000*100e-9), .1)
print(f"出力 {out:.2f} V、ノイズ利得 {noise_gain:.0f}、単極帯域幅は約 {bandwidth/1000:.2f} kHz")
print(f"オフセット寄与 {error*1000:.2f} mV；SR 境界 {peak:.3f} Vpeak / {2*peak:.3f} Vpp")

次の記事 電源回路 では、フィードバックとデバイス能力を電圧安定化およびエネルギー変換に適用し、理想的な関係と動的動作条件の区別を続けます。

帰還回路から動的な解析へ

静的な閉ループ利得だけでは発振の有無は決まりません。動的モデルで入力、状態、出力を分け、周波数応答と安定余裕でループ利得、位相、遅延を学びます。回路へ戻る際は実際の素子、負荷、動作点を使います。温度制御の例は方法を示すもので、回路の部品値を与えるものではありません。