电平标准与接口物理层

MCU 和外设都写着“串口”，接起来却不一定能通信：一端可能是 3.3 V UART 引脚，另一端是带正负电压的 RS-232。即使两端都是 3.3 V，输出电流、输入门限、掉电容忍和连线反射仍可能不同。接口连接应分清传什么协议、用什么电气层，以及每根引脚在各种供电状态下允许什么。

高低电平是带条件的保证值

VOH,min 是输出在指定拉电流下保证的最低高电平，VOL,max 是指定灌电流下保证的最高低电平；VIH,min 是输入保证识别为高所需的最低电压，VIL,max 是保证识别为低允许的最高电压。两门限之间通常是逻辑未保证区，不是第三个可用状态。

在同一参考地、相应工作条件下，静态裕量为 NMH=VOH,min−VIH,min，NML=VIL,max−VOL,max。例如假定发送端保证高≥2.9 V、低≤0.2 V，接收端要求高≥2.0 V、低≤0.8 V，则两侧裕量为 0.9 V 和 0.6 V。如果另一接收端高门限为 3.5 V，高电平裕量变成 −0.6 V，功能不能保证，不能用“实测空载有 3.3 V”代替最坏值预算。

TTL 和 CMOS 是逻辑实现/系列背景，不是按供电电压就能唯一推出的门限表。HC 与 HCT 都属于 CMOS 家族，但 HCT 输入用于兼容 TTL 门限；不同低压系列的 VIH 也不能统一写成 0.7VCC 或 2.0 V。输出“几乎到电源轨”一般还依赖很轻的负载，带载后必须看对应电流条件。Nexperia：74HC/HCT00 电气特性

连接核对还需覆盖两个方向及掉电状态。某引脚容忍 5 V，可能只适用于特定输入模式或供电条件；另一个没有过压容忍的输入可能经保护二极管给未上电电源反向供电。限流电阻能限制电流，但不是任何情况下都合法的电平转换器。工作条件、绝对最大值和长期可靠使用条件应分别阅读。

推挽、开漏和三态为什么不能随意互接

推挽输出主动拉高和拉低。两个推挽输出若一高一低直接相连，会形成争用电流；即使都能暂时输出同样电平，也不能据此证明所有状态下安全。三态输出增加高阻 Z，适合共享总线，但协议必须保证交接期间不会同时驱动，高阻期间的电平也要由偏置或总线保持机制确定。

开漏只主动拉低，释放后由上拉电阻恢复高。多个兼容开漏输出可共享一线，任意一端拉低则总线为低；在正逻辑下称线与，在低有效请求语义下常表现为“任一请求都有效”。上拉电源必须处在所有连接引脚的允许范围内，不能随意换成更高电压。

上拉电阻越小，低电平灌电流越大；越大，上升越慢。对集总 RC、30%～70% 上升时间，tr≈0.8473RpCb。假设上拉 3.3 V、VOL,max=0.4 V、允许灌电流 3 mA、总电容 100 pF、上升预算 300 ns，则 Rp 下限约 967 Ω，上限约 3.54 kΩ。2.2 kΩ 名义上对应约 1.32 mA 和 186 ns；实际还要检查电源、电阻、电容和器件公差。电阻篇的上拉预算

差分能抑制共模干扰，但不是电气隔离

令 Vdiff=V+−V−，Vcm=(V++V−)/2，两者都以接收端参考地表达。若两根线同时增加相同电压，理想差值不变，但共模电压仍会变化。接收器只能在规定共模输入范围内保持功能；差分结构不会自动隔离地电位差，也不会保证消除地回路。

以典型 LVDS 示意，1.375 V 和 1.025 V 形成 350 mV 差分、1.2 V 共模；两线同升 0.5 V 后，差分仍为 350 mV，共模成为 1.7 V。是否仍有效要查接收器范围，而非只看差值。线间耦合不对称会把共模干扰转为差模，接收器的共模抑制也有限。TI：LVDS 信号基础

双绞或差分对的对称布线能减小不平衡耦合与辐射，但回流路径、参考平面、连接器和屏蔽仍需设计。非隔离长线系统要控制地电位差及参考连接；隔离系统则需匹配隔离收发器、隔离电源和接口侧参考。不要把所有设备地任意短接，也不要认为两根差分线天然解决所有接地问题。

差值没变，接收为什么仍可能失效？

拖动共模时，金点沿同一条斜线移动，差值始终相同。继续推到假定接收范围外，界面会撤销功能保证，而不会假装两线相减就一定正确。真实器件还需分别检查引脚电压、共模抑制与电气条件。

物理层速查：数字协议不能代替收发器

不列统一“最高 MHz/最长米数”，因为它们不是逻辑电平本身决定的常数。传播损耗、边沿、器件、线缆、编码与拓扑共同限制系统。较低比特率也可能使用很快边沿，依然产生反射和 EMI。

LVDS、D-PHY 与 USB 不能因“都是差分”互换

典型 LVDS 差分电压由 +350 mV 切换到 −350 mV，差分峰峰值约 700 mV；这个数与每根线对地摆幅不是同一概念。100 Ω 端接消耗 I²R≈1.225 mW，仅是端接上的功率，不能当作完整驱动器功耗。

MIPI D-PHY 定义自己的高速差分与低功耗等工作机制，不能把普通 LVDS 驱动器直接接上便认为兼容。USB 同样有特定状态检测和电气模式，USB 2.0 的低/全/高速不能用同一个“±400 mV”概括。协议桥接、电气转换和连接器适配是不同问题。MIPI：D-PHY

RS-232：UART 引脚并不是 RS-232 电压

常见异步串口数据在 RS-232 侧以负电压表示逻辑 1、正电压表示逻辑 0；接收端约 −3～+3 V 区间不保证有效判决。UART 引脚侧通常使用非反相 CMOS 逻辑，必须经适用的 RS-232 收发器完成电压及极性转换。MAX3232 一类器件用电荷泵形成相应电压，工作供电和速率查具体型号；115.2 kbit/s 是常见配置，不是整个 RS-232 家族的绝对上限。TI：MAX3232

常见 PC DTE 的 DE-9 接口中 2 脚为 RXD、3 脚为 TXD、5 脚为信号地；DCE 端方向相反，设备也可能采用自定义接口。连接前按设备引脚表核对方向和线序，不能仅凭接头形状交叉接线。

RS-485：32 是单位负载预算，不是固定节点数量

RS-485 只规定电气层，帧格式、地址和访问调度由上层协议决定。标准兼容接收器常见共模要求为 −7～+12 V，规定负载下驱动差分至少 1.5 V、接收判决约 ±200 mV；具体扩展范围按器件手册。32 unit loads 是电气负载预算，1/8 UL 接收器在理想负载账上可到 256 个，但偏置、线缆电容、支线和协议仍会限制实际节点数。TI：RS-485 设计指南

典型半双工总线采用主干和短支线，在主干两端按电缆差分阻抗端接，常见为各 120 Ω。两个电阻对驱动器相当于 60 Ω，再叠加接收与偏置负载；每个节点都装 120 Ω 会严重加重负载。是否可以在电气短线、慢边沿情况下省略端接，需要分析传播时间与波形，不能由低波特率直接决定。

所有驱动器释放时还需有确定空闲接收状态，由收发器 failsafe 或适当外部偏置实现。A/B 命名在设备间有混用，应按真值表与测量确认极性。发送控制 DE 要覆盖最后停止位真正发完的时间，而不是仅等软件发送队列为空；同时还需给对方留出转向时间。

CAN：收发器提供显性/隐性，控制器完成仲裁与帧处理

高速 CAN 在隐性时差分接近 0，显性时 CANH 升、CANL 降。多个节点可按显性覆盖隐性的规则进行逐位仲裁，但 CRC、重发、错误计数与 bus-off 主要由 CAN 控制器/协议处理，不能只靠一颗收发器获得完整 CAN 通信。

经典 CAN 与 CAN FD 的仲裁/数据阶段速率不同；FD 的数据阶段能力还受收发器、拓扑及位时序限制，某型号支持 5 或 8 Mbit/s 不等于所有 FD 网络都可这样运行。两端常见 120 Ω 端接适用于这里讨论的高速 CAN，不能套到所有容错或单线 CAN 物理层。TI：TCAN1042 系列

电平转换必须匹配驱动方式

电阻分压适合经过预算的单向信号。假定输入源理想、接收漏电可忽略，5 V 经上臂 10 kΩ、下臂 20 kΩ 得到 3.333 V；但输入若升到 5.25 V，输出变成 3.5 V，还未计公差和过冲。分压源阻抗为 10k∥20k≈6.67 kΩ，与输入/布线电容形成低通；它既不能升压，也不是双向推挽转换器。

专用双电源转换器需查方向控制、I/O 结构、负载、供电顺序和输出使能。TXB0104 是面向推挽接口的自动方向器件，不能因为“自动”就用于 I²C 开漏总线；TXS 家族的具体负载和上拉限制同样要按型号核对。自动方向不是低速/高速的分类标准。TI：TXB0104

单 MOS 双向开漏转换为什么栅极必须接低压电源

下图是经典开漏转换结构：G 固定在 VLOW，S 接低压侧，D 接高压侧，两侧分别上拉。图中二极管表示 MOS 内部体二极管，不是另加的外部器件。

两侧都释放时，S≈VLOW，VGS≈0，管子关断，两侧分别上升到各自电源。低压侧拉低时，VGS 增大，沟道导通，把高压侧也拉低。高压侧先拉低时，体二极管先使低压侧下降，随后 VGS 增大建立沟道，两侧共同为低。若 G 错接地，这个正常开通机制就不成立。Nexperia：AN10441

需要选在实际低侧驱动电压下足够导通的 MOS，并核对 VDS、VGS、寄生电容、上拉与各端掉电行为。两侧低电平时，某个拉低器件可能需承受两侧上拉电流之和；不能只按本侧上拉选灌电流。该结构不是隔离器，也不适合任意高速推挽或任意供电次序。

可复算的连接预算

from math import isclose

assert isclose(2.9-2.0, 0.9)
assert isclose(0.8-0.2, 0.6)
assert 2.9-3.5 < 0  # 高电平功能不能保证

vp, vn = 1.375, 1.025
assert isclose(vp-vn, (vp+0.5)-(vn+0.5))
assert isclose((vp+vn)/2+0.5, 1.7)

rmin = (3.3-0.4)/0.003
rmax = 300e-9/(0.8473*100e-12)
assert rmin < 2200 < rmax
assert isclose(0.8473*2200*100e-12, 186.406e-9)
assert isclose(1/(1/120+1/120), 60)
assert isclose(0.0035**2*100, 0.001225)
assert isclose(5.25*20000/(10000+20000), 3.5)
print('静态裕量、共模、上拉、端接与分压预算检查通过')

算例使用明确假设，核对的是计算关系；真实连接还需结合电气手册和对应负载波形检查。

继续查阅

• 串行总线协议：UART、SPI、I²C 等时序与访问规则。
• USB 与 Type-C：接口形状、数据能力与供电协商。
• PCB 设计基础：阻抗、参考平面与回流。