レベル標準とインターフェース物理層

MCU や周辺デバイスにはどちらも「シリアルポート」と記載されていても、接続しても通信できないことがある。片方が 3.3 V UART ピンで、もう片方が正負電圧付きの RS-232 である場合などである。両方が 3.3 V であっても、出力電流、入力閾値、デパワー（電源オフ時）の耐性、および配線反射が異なる可能性がある。インターフェース接続では、どのプロトコルを伝送し、どの電気層を使用するか、そして各ピンが各電源状態で何を許可されるかを明確にする必要がある。

高低レベルは条件付きの保証値

VOH,min は指定されたソース電流下で保証される最低高レベル電圧、VOL,max は指定されたシンク電流下で保証される最高低レベル電圧です。VIH,min は入力がハイとして認識するために保証される最低電圧、VIL,max はローとして認識するために許容される最高電圧です。この 2 つの閾値の間は通常、論理的に保証されない領域であり、使用可能な第 3 の状態ではありません。

同じ基準接地および対応する動作条件下では、静電マージンは NMH=VOH,min−VIH,min、NML=VIL,max−VOL,max です。例えば、送信側が高≥2.9 V、低≤0.2 V を保証し、受信側が高≥2.0 V、低≤0.8 V を要求する場合、両側のマージンはそれぞれ 0.9 V と 0.6 V となります。別の受信側のハイ閾値が 3.5 V の場合、ハイレベルマージンは −0.6 V となり、機能は保証されません。「実測では無負荷で 3.3 V ある」という事実で最悪値の予算を代用することはできません。

TTL および CMOS は論理実装/ファミリの背景であり、供給電圧から一意に導き出せる閾値表ではありません。HC と HCT はどちらも CMOS ファミリに属しますが、HCT の入力は TTL 閾値との互換性のために設計されています。異なる低電圧シリーズの VIH を一律に 0.7VCC や 2.0 V と書くことはできません。「電源レールに近い」出力は通常、非常に軽い負荷下でしか実現できず、負荷がかかると対応する電流条件を確認する必要があります。Nexperia: 74HC/HCT00 電気的特性

接続の確認には、双方向およびデパワー状態のカバレッジも必要です。あるピンが 5 V に耐える場合、それは特定の入力モードや電源条件下でのみ適用される可能性があります。過電圧耐性のない入力が、保護ダイオードを通じて未電源の電源に逆方向給電を行う可能性があります。電流制限抵抗は電流を制限できますが、あらゆる状況で有効なレベルシフターとは限りません。動作条件、絶対最大定格、および長期的な信頼性のある使用条件は、それぞれ別々に読む必要があります。

プッシュプル、オープドレイン、トライステートを安易に互いに接続してはならない

プッシュプル出力は、ハイとローを積極的に駆動します。2 つのプッシュプル出力を一方をハイ、他方をローに直接接続すると、競合電流が発生します。一時的に同じ電位を出力できたとしても、すべての状態で安全であるとは限りません。トライステート出力はハイインピーダンス Z を追加し、共有バスに適していますが、プロトコルは切り替え期間中に同時に駆動されないことを保証する必要があり、ハイインピーダンス状態の電位はバイアスまたはバスホールド機構によって決定されます。

オープドレインはローを積極的に駆動し、解放されるとプルアップ抵抗によってハイに戻ります。互換性のある複数のオープドレイン出力を 1 本の線で共有でき、いずれかの端がローを駆動するとバスはローになります。正論理ではワイヤードアンドとして機能し、ローアクティブな要求セマンティクスでは「いずれかの要求が有効」として振る舞います。プルアップ電源は、接続されるすべてのピンの許容範囲内になければならず、安易に更高電圧に交換してはいけません。

プルアップ抵抗が小さいほど、ローレベルのシンク電流は大きくなります。逆に、大きいほど立ち上がりは遅くなります。集約された RC および 30%～70% の立ち上がり時間に対して、tr≈0.8473RpCb です。プルアップが 3.3 V、VOL,max=0.4 V、許容シンク電流が 3 mA、総容量が 100 pF、立ち上がり予算が 300 ns と仮定すると、Rp の下限は約 967 Ω、上限は約 3.54 kΩ となります。2.2 kΩ は名目上約 1.32 mA および 186 ns に対応しますが、実際には電源、抵抗、容量、およびデバイスの公差を確認する必要があります。抵抗器のプルアップ予算

差動はコモンモードノイズを抑制できるが、電気的絶縁ではない

Vdiff=V+−V−、Vcm=(V++V−)/2 とし、これらを受信側の基準接地に対して表現します。2 本の線が同時に同じ電圧だけ増加した場合、理想的な差値は変わりませんが、コモンモード電圧は変化します。受信機は規定のコモンモード入力範囲内でのみ機能を維持できます。差動構造は地電位差を自動的に絶縁するものではなく、グランドループの除去を保証するものでもありません。

典型例として LVDS を示すと、1.375 V と 1.025 V は 350 mV の差動および 1.2 V のコモンモードを形成します。両線が 0.5 V 上昇すると、差動は 350 mV のままですが、コモンモードは 1.7 V になります。有効かどうかは差値だけでなく、受信機の範囲を確認する必要があります。線間結合の非対称性はコモンモード干渉を差動モードに変換し、受信機のコモンモード除去比も有限です。TI: LVDS シグナル基礎

ツイストペアまたは差動ペアの対称配線は、不平衡結合および放射を低減できますが、戻り経路、リファレンスプレーン、コネクタ、およびシールドの設計も必要です。絶縁されていない長距離システムでは、地電位差およびリファレンス接続を制御する必要があります。絶縁システムでは、絶縁型トランシーバ、絶縁型電源、およびインターフェース側のリファレンスを一致させる必要があります。すべてのデバイスのグランドを安易にショートしないでください。また、2 本の差動線がすべてのグラウンド問題を解決するものだと考えてはいけません。

差が同じでも受信が失敗する理由は？

同相を動かすと同じ斜線上を点が移り差は一定。仮定範囲外では機能保証を外す。実素子では各ピン電圧、同相除去、電気条件も確認する。

物理層クイックリファレンス：デジタルプロトコルはトランシーバに代えられない

「最高 MHz / 最大メートル数」を一律に列挙しません。これらは論理レベル自体によって決まる定数ではないからです。伝播損失、エッジ、デバイス、ケーブル、エンコーディング、およびトポロジがシステムを共同で制限します。低いビットレートでも非常に速いエッジを使用することがあり、それでも反射や EMI を発生させます。

LVDS、D-PHY、USB は「すべて差動だから」と互換ではない

典型 LVDS の差動電圧は +350 mV から −350 mV に切り替わり、差動ピークツーピークは約 700 mV です。この値は各線のグランドに対するスイングとは異なる概念です。100 Ω の終端抵抗は I²R≈1.225 mW を消費しますが、これは終端抵抗上のみの電力であり、完全なドライバ消費電力として扱うことはできません。

MIPI D-PHY は独自の高速差動および低電力動作メカニズムを定義しており、通常の LVDS ドライバを接続するだけで互換性があるとはみなせません。USB も同様に特定のステータス検出および電気モードを持っており、USB 2.0 のロー/フル/ハイスピードを「±400 mV」で一概に概括することはできません。プロトコルブリッジ、電気変換、およびコネクタ適応は異なる問題です。MIPI: D-PHY

RS-232: UART ピンは RS-232 電圧ではない

一般的な非同期シリアルデータは、RS-232 側で論理 1 を負電圧、論理 0 を正電圧で表します。受信側では約 −3～+3 V の範囲では有効な判定が保証されません。UART ピン側では通常、非反転 CMOS 論理が使用されるため、適切な RS-232 トランシーバを使用して電圧および極性の変換を行う必要があります。MAX3232 などのデバイスはチャージポンプを使用して対応電圧を生成し、動作供給電圧とレートは各モデルを参照してください。115.2 kbit/s は一般的な設定ですが、RS-232 ファミリ全体の絶対上限ではありません。TI: MAX3232

一般的な PC DTE の DE-9 インターフェースでは、2 番ピンが RXD、3 番ピンが TXD、5 番ピンがシグナルグランドです。DCE 側では方向が逆になり、デバイスによってはカスタムインターフェースを採用することもあります。接続前にデバイスのピン配列表に従って方向とワイヤ順序を確認し、コネクタの形状だけでクロスコネクションしてはいけません。

RS-485: 32 はユニットロード予算であり、固定ノード数ではない

RS-485 は電気層のみを規定し、フレーム形式、アドレス、およびアクセススケジューリングは上位プロトコルによって決定されます。標準互換受信機の一般的なコモンモード要件は −7～+12 V で、規定負荷下で差動を少なくとも 1.5 V ドライブし、受信判定は約 ±200 mV です。具体的な拡張範囲はデバイスマニュアルに従ってください。32 ユニットロードは電気負荷予算であり、1/8 UL 受信機は理想的な負荷計算では 256 ノードまで可能ですが、バイアス、ケーブル容量、スプリアス、およびプロトコルが実際のノード数を制限します。TI: RS-485 デザインガイド

典型的な半二重バスはメインラインと短いスプリアスを使用し、メインラインの両端でケーブルの差動インピーダンスに合わせて終端します。一般的な値はそれぞれ 120 Ω です。2 つの抵抗はドライバにとって 60 Ω 相当となり、さらに受信機とバイアス負荷が重なります。各ノードに 120 Ω を装着すると、負荷が深刻に増大します。電気的に短い配線や緩やかなエッジの場合に終端を省略できるかどうかは、伝播時間と波形を分析する必要があり、低いボーレートだけで決定できるものではありません。

すべてのドライバが解放された際には、トランシーバのフェイルセーフまたは適切な外部バイアスによって、確立されたアイドル受信状態が必要です。A/B の命名はデバイス間で混用されることがあるため、真理値表と測定に基づいて極性を確認してください。送信制御 DE は、ソフトウェアの送信キューが空になるのを待つだけでなく、最後の停止ビットが実際に送信され切る時間をカバーする必要があります。同時に、相手側に切り替え時間も確保する必要があります。

CAN: トランシーバは顕在/非顕在を提供し、コントローラが仲裁とフレーム処理を行う

高速 CAN では、非顕在時に差動は 0 に近づき、顕在時に CANH が上昇し CANL が下降します。複数のノードは、顕在が非顕在を覆写するルールに基づいてビット単位で仲裁できますが、CRC、再送信、エラーカウント、および bus-off は主に CAN コントローラ/プロトコルによって処理され、トランシーバ 1 個だけで完全な CAN 通信を得ることはできません。

クラシック CAN と CAN FD では、仲裁/データセグメントのレートが異なります。FD のデータセグメント能力は、トランシーバ、トポロジ、およびビットタイミングによって制限されます。あるモデルが 5 または 8 Mbit/s をサポートしていても、すべての FD ネットワークでこれらが実行できるわけではありません。両端の一般的な 120 Ω 終端は、ここで議論している高速 CAN に適用されますが、すべてのフォールトトレラントまたはシングルワイヤ CAN 物理層に適用できるわけではありません。TI: TCAN1042 シリーズ

レベルシフトは駆動方式と一致させる必要がある

抵抗分圧は、予算が組まれた単方向信号に適しています。入力ソースが理想的で、受信漏れ電流が無視できると仮定すると、5 V が上腕 10 kΩ、下腕 20 kΩ を通じて 3.333 V を生成します。しかし、入力が 5.25 V に上昇すると、出力は 3.5 V になり、公差やオーバーシュートは考慮されていません。分圧源のインピーダンスは 10k∥20k≈6.67 kΩ であり、入力/配線容量と組み合わせてローパスフィルタを形成します。これは昇圧できず、双方向プッシュプル変換器でもありません。

専用双電源変換器では、方向制御、I/O 構造、負荷、供給シーケンス、および出力イネーブルを確認する必要があります。TXB0104 はプッシュプルインターフェース向けの自動方向デバイスであり、「自動」だからといって I²C オープドレインバスに使用できるわけではありません。TXS ファミリの具体的な負荷とプルアップ制限も、モデルごとに確認する必要があります。自動方向は低速/高速の分類基準ではありません。TI: TXB0104

単一 MOSFET 双方向オープドレイン変換では、ゲートが低電圧電源に接続される理由

以下は典型的なオープドレイン変換構造です：G は VLOW に固定され、S は低電圧側に接続され、D は高電圧側に接続され、両側にはそれぞれプルアップが備わっています。図中のダイオードは MOS 内部のボディダイオードを表しており、追加された外部デバイスではありません。

両側が解放されている場合、S≈VLOW、VGS≈0 となり、トランジスタはオフになり、両側はそれぞれの電源まで上昇します。低電圧側がローを駆動すると、VGS が増加しチャネルが導通し、高電圧側もローに引き下げます。高電圧側が先にローを駆動すると、ボディダイオードによって低電圧側が先に下降し、その後 VGS が増加してチャネルが形成され、両側が共にローになります。G が誤ってグランドに接続されている場合、この通常のオン動作メカニズムは成立しません。Nexperia: AN10441

実際の低側駆動電圧下で十分に導通する MOSFET を選択し、VDS、VGS、寄生容量、プルアップ、および各端のデパワー動作を確認する必要があります。両側がローの場合、あるロー駆動デバイスが両側のプルアップ電流の合計を耐える必要がある場合があります。本側のプルアップだけでシンク電流を選択してはいけません。この構造は絶縁器ではなく、任意の高速プッシュプルや任意の供給シーケンスには適していません。

再計算可能な接続予算

from math import isclose

assert isclose(2.9-2.0, 0.9)
assert isclose(0.8-0.2, 0.6)
assert 2.9-3.5 < 0  # ハイレベル機能は保証されない

vp, vn = 1.375, 1.025
assert isclose(vp-vn, (vp+0.5)-(vn+0.5))
assert isclose((vp+vn)/2+0.5, 1.7)

rmin = (3.3-0.4)/0.003
rmax = 300e-9/(0.8473*100e-12)
assert rmin < 2200 < rmax
assert isclose(0.8473*2200*100e-12, 186.406e-9)
assert isclose(1/(1/120+1/120), 60)
assert isclose(0.0035**2*100, 0.001225)
assert isclose(5.25*20000/(10000+20000), 3.5)
print('静電マージン、コモンモード、プルアップ、終端、分圧予算チェック通過')

算例は明確な仮定を使用し、計算関係を確認するものです。実際の接続では、電気マニュアルおよび対応する負荷波形と組み合わせて確認する必要があります。

続きの参照

• シリアルバスプロトコル：UART、SPI、I²C などのタイミングとアクセスルール。
• USB と Type-C：インターフェース形状、データ能力、および供給ネゴシエーション。
• PCB 設計基礎：インピーダンス、リファレンスプレーン、および戻り経路。